# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

. . . 

(54) SEMICONDUCTOR DEVICE

(11) 4-36\$154 (A) (43) 21.12.1992 (19) JP


(21) Appl. No. 3-170582 (22) 15.6.1991


(71) SONY CORP (72) TOMONORI NISHINO

(51) Int. Cl'. H01L23 00

PURPOSE: To enhance noise resistance without forming multiterminals, to further facilitate a partial alteration of a circuit configuration and to enhance light resistance by disposing a circuit board on a surface of a semiconductor element. connecting partial electrode of the element to a wiring film of the Bard, and connecting the residual electrode of the element to an outer lead.

CONSTITUTION: A circuit board 3 is disposed on a surface of a semiconductor element 1, partial electrode of the element 1 is electrically connected to wiring films 6a, 6b of the board 3, and further the residual electrode 2 of the element l is electrically connected to an outer lead 14. Thus, a power source voltage applied to a pair of the outer leads 14 is applied to a power source plane 6 for supplying power of the board 3, a power source plane 5 for a ground, and can be applied from the planes 6, 5 to many pairs of electrodes 2d, 2s of the element 1 in parallel. Accordingly, the number of the pairs 2d, 2s of the power source electrodes is increased to supply the power source voltage to the element in parallel, thereby reducing an impedance of a power source voltage supply





## (19)日本電持排庁 (JP) (12) 公開特許公報 (A) (II)特許出層公開番号

特開平4-368154

(43)公開日 平成4年(1992)12月21日

(51) Int.CI,\*

達別記号 庁内登理番号

FI

技術表示箇所

HOIL 23/00

B 7220 - 4M

審査請求 未請求 請求項の数1(全 6 頁)

(21)出類書号

持順平3-170582

(22)出題日

平成3年(1991)6月15日

(71)出職人 000002185

ソニー株式会社

東京都品川区北岛川 6 丁目 7 番35号

(72) 発明者 西野 友規

東京都島川区北島川6丁目7番35号 ソニ

一株式会社内

(74)代理人 并理士 尼川 秀昭

(54) 【発明の名称】 半導体装置


(57) 【要約】

【目的】 財幣封止型半導体装置の耐ノイズ性を高めた り、回路構成の一部変更を容易にしたりする。

【構成】 半導体集子の表面に回路基板を設け、該基板 の配像と半導体業子の一部電極との間をワイヤでつな <.

【功果】 回路基板に電源用のプレーンを設け、電源電 圧を該プレーンから素子の電源電腦に分配することによ り耐ノイズ性を高め、回路基板に信号用配線膜を形成す ることにより回路構成を部分的に変更できる。





## 【特許護求の範囲】

【请求項1】 半導体等子の変面に回路基板が配置さ れ、上記半導体算子の一部の倉垣と上記回路基板の配線 僕との間が電気的に接続され、上記半導体電子の残りの 電極と外部リードとが電気的に接続されたことを特徴と する半導体装置

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置、特に耐ノ のできる半導体装置に関する。

【従来の技術】樹脂封止型半導体装置は、一般にリード フレームのダイパッド上に半導体素子をチップポンディ ングし、抜半導体幕子の各電幅と、それと対応する。リ ードフレームのインナーリード部との間をワイヤポンデ ィングし、樹脂対止し、リードフレームの不要部分を除 去してなる。

## [0003]

半導体装置においては半導体等子の高度機化、多階配線 化、回路の高速化、多端子化、大チップ化、低電線電圧 化が著しい。そして、入出信号が同時に複数の端子にお いてオン/オフ(レベルアップ/レベルダウン)したと さ、電源電圧のパウンスからノイズが生じ、このノイズ により回路に反動作が生じるという違れがあった。そこ で、電源電極(例えばVdd竜機)、グランド電極(例 えばVss電機)の数を多くすることが考えられる。な ぜならば、電景電圧の電景 (例えばVdd) 電位、グラ ンド電位 (例えばVss電位) が複数対の電極を通して 30 パラレルに伝達されるから電源電圧供給経路の抵抗(イ ンピーダンス)が小さくなり、電源電圧のパウンス及び 電景電圧レベル、グランドレベルの変動を低減できるか らである。しかしながら、従来の樹脂封止型半導体装置 によれば、電流電極、グランド電極を増やすとそれに応 じて電点電極、グランド電極とワイヤを介して接続され る外部増予となるリードの数も増やさなければならなく なる。これは樹脂封止型半導体装置の小型化、高集損化 を狙む要因となり、好ましくない。しかも、かかる多端 子化は必然的にワイヤ長を長くする城向ももたらし、高 切 速性が複雑になりがちになるという問題もある。

【0004】また、従来の半導体装置においては、半導 体装置の回路構成は半導体業子の回路構成によって決ま り、回路の一部を変更する場合には全く別の半導体素子 を設計し直して国造する必要があり、回路の一部変更が 難しかった。更にまた、従来の半導体装置においては、 **出館パッケージの**薄型化に伴って外部からの光が半導体 **京子の表面部に入射し、寄生フォトトランジスタ、寄生** ダイオードに光電流が流れてリーク電流が大きくなると

::

ったのである。

【0005】 本発明はこのような問題点を解決すべく為 されたものであり、耐ノイズ性を多端子化を伴うことな く高め、回路構成の一部変更を容易にし、耐光性を高め ることを目的とする。 [0006]

【課題を解決するための手段】本発明半導体装置は、半 導体素子の表面に回路基項を配置し、半導体素子の一部 イズ性を高めたり回路構成の一部を変更したりすること 10 の電極を外部リードに接続してなることを持衛とする。 の電極を回路基板の配領際に接続し、半導体業子の残り

【実施例】以下、本発明半導体装置を図示実施例に従っ て評価に説明する。図1 (A). (B) は本発明半導体 装置の一つの実施例を示すもので、(A)は新面図、 (B)は复部を拡大して示す封止前の状態の斜視図であ り、図2はTABテープへの半導体電子の接続後の状態 を示す斜視図である。図面において、1は半導体量子。 2、 2、…は該半導体素テ1の表面に配置された電場で 【兒明が解決しようとする課題】ところで、財相對止型 20 塩)であり、2d、2d、…は違頭供給用電極 (Vis 電 権)である。尚、接地用電権(Vii電権)2g、2g、 …及び電源供給用(Van 基施) 2 d. 2 d. …は共に復 数個ずつあるが、図1には1個ずつしか思われない。

【0008】3は回路番板であり、ベース4の両面に配 後襲5.6g.6bが形成されている。即5.4年25名 版3は二層の回路等板である。配鎖膜5はペース~の葉 面に形成され、接地用電線プレーンを成している。配復 模6、6a、6b、6b、…はペース4の表面に形成さ れ、配領額6は電源供給用電気プレーンを成し、配資額 6 a、6 a、…は電源供給用電源プレーンと一体の接続 部を成している。

【0009】それに対して配練膜 (接続部) 6b、6 b、…は電源供給用電像プレーン 6 と別体の接合部を成 しており、それぞれスルーホール7を通して接地用電線 ブレーンを成す配線膜5に接続されている。尚、接合部 6 a. 6 bは共に複数個あるが図1には1個ずつ現われ ている。 荻回路基板 3 は半導体素子 1 の表面上に例えば ポリイミドからなる樹脂8を介して配置されている。9 は該樹脂8と回路基板3との間を接着する接着剤であ ٥.

【0010】10はTABテープであり、例えばポリイ ミドからなる矩形のペース11上にリード12、12、 …が上から見て外側から内側へよぎるように配設されて おり、そのインナーリード部分、即ち、ベース11より も内側の部分の先導は例えば金からなるパンプ13を介 して半導体条子1表面の電極2、2、…に接続されてい ろ。尚、12d、12d、…は電源供給用リード、12 s、12s、…は接地用リードである。また、リード1 いう問題もあった。即ち、耐光性が悪いという問題もあ 30 よりも外側の部分の先達はリードフレームによるリード 2、12、…のアウターリード部分、即ち、ペース11

14、14、…の内溝部に接続されている。

【0011】15は封止労指である。16、16、…は 或量供給用或握2 d、 2 d、 …、接地用電攝2 s、 2 s、…とその等りの意振2、2、…との間を接続する配 建築で、例えばアルミニウムからなる。そして、遺類供 給用リード12d、12d、…、接地用リード12s、 12g、…に外部から与えられた草原建位(Va)、接 地建位 (Vss) はパンプ13、配視模16、ワイヤ17 及び回路基板の接合部 6 a、 6 bを介して基旗供給用電 銀プレーン 6、接地用電源プレーン 5 に与えられる。 そ 10 して、並原供給用電源プレーン6、接地用電源プレーン 5に与えられた電気電位、接地電位は接合路6a、6 a、…、6b、6b、…を介して各電源電位電攝2d、 2 d、…、接地電位電腦2 s、2 s、…にワイヤ17に より分配されるようになっている。

【0012】このような半導体装置によれば、一対の外 部リード14に与えられた電源電圧を、一旦、回路基板 3の電源供給用電源プレーン6、接地用電源プレーン5 に印加し、波竜原曲給用電源プレーン 6、接地用電源プ レーン4から半導体展子1の多数対の 2 d、2 s、2 20 d、2s、…にパラレルに印加するようにできる。従っ て、半導体業子1の電弧電視の対2点・2sの数を多く することにより電源電圧をパラレルに半導体専子内に供 給するようにして電弧電圧供給経路のインピーダンスを 小さくすることができ、延いては耐ノイズ性を高めるこ とができる。即ち、入出力信号が同時に復 敦瀬子で士 ン、十フしたときの電弧電圧のパウンスにより発生する ノイでの低減を図ることができ、延いては誤動作を防止 することができる。

されているので外部からの光が半導体幕子上の表面部に 入射しようとするのを回路基板3によって阻むことがで き、延いては半導体素子表面部に寄生するフォトトラン ジスタあるいはフォトダイオードに光電流が流れること を防止することができる。即ち、耐光性を高めることが てきる.

【0014】図3は図1に示す半導体装置の変形例を示 すものである。本半導体装置は、図1に示す半導体装置 がダイパッドレス型であるのに対して、ダイパッドを育 し、それ以外の点では共通している。即ち、図1に示す 半導体装置においては、TABテープ10のリード1 2、12、…のアウターリード部分をリードフレームの リード14、14、…に接続し、その後、ワイヤポンデ ィング、樹脂封止及びリードフレームの不要部分除去を 行っており、ダイパッドを必要とすることなく製造でき

【0015】それに対して、図3に示す半導体装置はダ イパッドのあるリードフレームを用い、そのダイパッド 上に、TABテープ接続及びリード12、12、…の不 50 紀回路基板の配貨額との間が電気的に接続され、上紀半

要部分のカットによる除去が済んだ状態の半導体電子1 をポンディングし、リード12、12、…のアウターリ ード部分先端をリードフレームのリード14、14、… のインナーリード部分に接続し、その後、射程封止、リ ードフレームの不要部分のカットによる除去を行うもの である。尚、ダイパッドレスの方がダイパッドレスより も若干工程が複雑で、クラック発生率、即ち半田リフロ 一時に樹脂中の水分が蒸発してクラックが生じる確率が 若干高い。

【0016】図4(A)、(B)は本発明半導体装置の 他の実施例を示すもので、(A) は樹脂封止前における 状態の要節を示す料視図、(B)は回路基板の拡大新面 図である。本実施例は回路基板3として四層回路基板を 用い、 波四層回路基項3 に単に電源供給用電源プレーン 6、接地用電気プレーン5を設けて耐ノイズ性を高める だけでなく、信号値も設けることにより、同じ回路構成 の半導体展子1を用いながら回路基板3によって半導体 **装置としての回路構成を部分的に変化させることができ** るようにしたものである。

【0017】具体的には、該回路基底3は、最上層とし て半導体等子1の意識2とのワイヤ17を介して接続す るための接続用配装簿19、19、…及び信号用配装2 0 を形成し、第2番目として電源供給用電源プレーン 6 を形成し、第3種目として接地用電板プレーン3を形成 し、最下層としては号用配領20 を形成したものであ る。尚、該回路基項3は四層なので、スルーホール7及 び最下等の配領膜を利用することにより互いに無間した 最上層の配復模どうしを電気的に接続することも可能で あり、回路設計の自由度を高めることができる。尚、電 【0.0.1.3】また、回路基板3.0が半導体素子1.1上に配置 30 ダブレーンの数を3.個にすることにより、マルチ電源対応の半導体装置を構成することもできる。

【0018】図5 (A)、(B) は本発明半導体装置の 更に他の実施例を示すもので、(A)はTABテープに 半導体業子が接続された状態の斜視図、(B)は新面図 である。本実施例は半導体素子1として周縁部だけでな く中央部にも電極2、2、…を設けたものを用い、そし て、回路基版3として半導体素子1中央 部の電極2、 2、…を逃げる逃げ孔21を設けたものを用いたもので ある。この逃げ孔21はワイヤポンダの先端郎の入る大 する点で図1に示す半導体装置と異なっている。しか 40 きさがあればワイヤボンディングが支障なく行える。本 実施例によれば、半導体素子1の中央部にも電極2、 2、…を設けるので、半導体素子1中央部にも電源電圧 を供給でき、半導体素子設計の自由度が増す。尚、半導 体業子1の中央部に設けた電極 2、 2、…はワイヤ1 7、17、…を介して回路基板3表面の接続部に接続さ れている。

[0019]

【発明の効果】本発明半導体装置は、半導体業子の表面 に回路基版が配置され、該半導体素子の一部の電標と上

導体素子の残りの電極と外部リードとが電気的に接続さ れたことを特徴とするものである。従って、本発明半導 体装置によれば、外部リードから受けた電源電圧を電源 供給用電弧プレーン、接地用電弧プレーンに印加し、そ して、電気供給用電気プレーン、接地用電気プレーンか ら半導体素子の複数対の電源電優にパラレルに印加する ことができるので、外部リードを増すことなく電源電圧 供給経路のインピーダンスを低くし、近いては信号のオ ン、オフによる電気電圧レベル、接地電位レベルの変勢 を防止することができ、耐ノイズ性が向上する。また、 回路基板に信号の通る配線を設けることにより、回路基 板により半導体幕子の回路構成を部分的に変更すること ができ、半導体素子の変更を伴うことなく半導体装置の 回路変更ができ、汎用性が高まる。


## 【図面の簡単な説明】

【図1】(A)、(B)は本発明半導体装置の一つの実 施例を示すもので、(A)は新面図、(B)は樹脂対止 前における状態の要認を示す拡大斜視図である。

【図2】図1に示す実施例のTABテープに半導体素子 が接続された状態を示す斜視図である。

[2]

天 進 例 (A)可可 (双



12 ... TABY-F

14・・・リード(リードブレーム)

技術的を建プレーツ を組み発用を建プレーツ 15 ... 個海 カー・・ライヤ

ロー アイルナーア

【図3】図1に示す半導体装置のダイパッドを有する変 形例の新面図である。


【四4】 (A)、 (B) は本無明半導体医量の他の実施 例を示すもので、(A)は閉箱封止前における状態の長 部を示す斜視図。(B)は回路基項の拡大新面図であ

【図 5】 (A)、 (B) は本発明半導体装置の更に他の 実稿例を示すもので、(A)はTABテープに半導体論 子を接続した状態の斜視図。(B)は新面図である。 10 【符号の説明】

- 1 半導体素子
  - 3 回路基纸
  - 5 接地用電源プレーン
  - 6 電景供給用電景プレーン
  - 7 スルーホール
  - 10 TABF-7
  - 12 TABU-F
  - 14 リード (リードフレーム)
  - 15 樹檀
- 20 17 714


[22]

## 「AB テープに半導体電子が接続 された状態を示す針模図



[23]

ダイパッドを有する変形例の計画図



・平電体会子

15 --- 樹層 17 ... 714


7・・・スルーホール 10・・・アルタテープ

12 ··· 74 8 11-14


[34]

## 他の天庭別

(A)更都を示す 鈴根園




回路差板の拡大断面図



5 特は用を増プレーン

電景の発用を指アレーン

19 74.96 20…位于用史表



[2 5]

更に他の実施例 (A)

**斜报页** 

21 一进け孔

【手牌補正書】

【提出日】平成3年11月21日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0004

【補正方法】変更

【補正内容】

【0004】また、従来の半導体装置においては、半導 体装置の回路構成は半導体素子の回路構成によって決ま り、回路の一部を変更する場合には全く別の半導体素子 <u>に</u>設計し直して製造する必要があり、回路の一部変更が 難しかった。更にまた、従来の半導体装置においては、

財脂パッケージの薄型化に伴って外部からの光が半導体 **素子の表面部に入射し、寄生フォトトランジスタ、寄生** ダイオードに光電流が流れてリーク電流が大きくなると いう問題もあった。即ち、耐光性が悪いという問題もあ ったのである。

【手続補正2】

【補正対象書類名】明細書

【浦正対象項目名】0012

【简正方法】交更

### 【補正内容】

【0012】このような半導体装置によれば、一対の外 部リード14に与えられた電源電圧を、一旦、回路基板 3の電源供給用電源プレーン6、接地用電源プレーン5 に印加し、族電源供給用電源プレーン 6、接地用電源プ レーン<u>5</u>から半導体素子1の多数対の 2d.2s.2 d. 2 s. …にパラレルに印加するようにできる。従っ て、半導体素子1の電源電極の対2d・2gの数を多く することにより電源電圧をパラレルに半導体素子内に供 給するようにして電源電圧供給経路のインピーダンスを 小さくすることができ、延いては耐ノイズ性を高めるこ とができる。即ち、入出力信号が同時に複 敦端子でオ ン、オフしたときの電源電圧のパウンスにより発生する ノイズの低減を図ることができ、遅いては誤動作を防止 することができる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正內容】

【0015】それに対して、図3に示す半導体装置はダイパッドのあるリードフレームを用い、そのダイパッド上に、TABテープ技様及びリード12、12、…の不要部分のカットによる除去が済んだ状態の半導体素子1をポンディンプし、リード12、12、…のアウターリード部分未満をリードフレームのリード14、14、…のインナーリード部分に接続し、その後、財幣封止、リードフレームの不要部分のカットによる除去を行うものである。尚、ダイパッドを有する方がダイパッドレスよ

りも若千工程が推議で、クラック発生率、即ち半田リフロー時に閉指中の水分が落発してフラックが主じる確認が若干高い。

【手続端正4】

正匹[3群名章代五族]

【第正对象项目名】231

【補正方法】交更


12・・・ アメきリード 14 ・・リード(リードフレーム) 15・・・ 樹着

7...717

【湖正内容】

[31]

天 克 引 (A) 都 团 図



子语体囊子

下 卷 使 表 7 2 · · · · 使 据

3… 雪葉基理

5・・・ 提出用電波プレーソ 5・・・ 電源の給用電波プレーソ

7・・・スルーホール 10・・・ア4.8 テープ

-282-